ARM系統(tǒng)時鐘初始化：

    這就需要知道什么是時鐘脈沖信號，什么是時鐘頻率，什么是時鐘源。

1. 時鐘脈沖信號：

時鐘脈沖信號：按一定的電壓幅度，一定的時間間隔連續(xù)發(fā)出的脈沖信號。時鐘脈沖信號是時序邏輯的基礎(chǔ)，它用于決定邏輯單元中的狀態(tài)何時更新。數(shù)字芯片中眾多的晶體管都工作在開關(guān)狀態(tài)，它們的導(dǎo)通和關(guān)斷動作無不是按照時鐘信號的節(jié)奏進行的

時鐘脈沖圖解：

    1.2時鐘脈沖頻率：

時鐘脈沖頻率：就是在單位時間，如1秒，內(nèi)產(chǎn)生的時鐘脈沖個數(shù)。

    1.3信號產(chǎn)生：

如何產(chǎn)生時鐘信號：1.晶振2.鎖相環(huán)PLL

    1.3.1信號產(chǎn)生-晶振：

晶振全稱晶體振蕩器，是用石英晶體經(jīng)精密切割磨削并鍍上電極焊上引線做成。這種晶體有一個很重要的特性，如果給他通電，他就會產(chǎn)生機械振蕩，他們有一個很重要的特點，其振蕩頻率與他們的形狀，材料，切割方向等密切相關(guān)。由于石英晶體化學(xué)性能非常穩(wěn)定，熱膨脹系數(shù)非常小，其振蕩頻率也非常穩(wěn)定，由于控制幾何尺寸可以做到很精密，因此，其諧振頻率也很準確。

晶體振蕩器時鐘的優(yōu)點包括結(jié)構(gòu)簡單和噪聲低，以及可為客戶提供精確的定制頻率等方面；但另一方面，它的缺點也比較明顯，例如其頻率僅由晶體決定，通常是特定晶體被制成客戶所需的振蕩器，導(dǎo)致生產(chǎn)成本高、交貨周期較長，不利于客戶加快產(chǎn)品上市時間，而且難以獲得非標準的頻率。

    1.3.2信號產(chǎn)生-鎖相環(huán)：

    PLL(鎖相環(huán))合成器是一種更為復(fù)雜的系統(tǒng)時鐘源。通用PLL合成器需要一個外部晶

體并包含一個能夠?qū)w的特定頻率加倍或分頻的集成鎖相環(huán)（PLL）電路。

    對這兩種方式的對比：

典型的系統(tǒng)時鐘振蕩器源通常采用石英晶振，而更復(fù)雜的系統(tǒng)時鐘振蕩器源則是由PLL合成器提供。

1. 對于特定的時鐘頻率，采用PLL合成器可使用較便宜以及較低頻率晶振來代替昂貴的高頻晶振；

2. 對于需要多個時鐘頻率的系統(tǒng)，采用PLL合成器通過分頻即可實現(xiàn)，而此時采用晶振模塊則需要多個不同頻率的晶振。

因此相對于晶體振蕩器模塊，通過PLL合成器提供精確時鐘具有成本更低、占板面積更小等一系列優(yōu)點。

學(xué)習一種處理器的時鐘的通用的方法：

1. 晶振的頻率

2. 時鐘體系有多少PLL。

3. 這些PLL產(chǎn)生多少時鐘。

4. 產(chǎn)生的時鐘是用來做什么的。

    

   

    

   S3C6410可以使用外部晶振（ XXTIpll ）(默認為12MHZ)和外部時鐘（ XEXTCLK ）兩種方式輸入時鐘信號。它由跳線OM[0]決定。S3C6410 默認的工作主頻為12MHz（晶振頻率），S3C6410有三個PLL，分別為APLL、MPLL和EPLL。其中APLL產(chǎn)生ACLK，給arm core使用。MPLL產(chǎn)生HCLK和PCLK。EPLL產(chǎn)生特殊的時鐘，比如為USB提供48MHz時鐘。

   

   2410的時鐘：

   

   6410：

   

    

   

   時鐘初始化軟件的工作：

5. 設(shè)置LOCK TIME

6. 設(shè)置分頻系數(shù)

7. 設(shè)置CPU為異步工作模式

8. 設(shè)置FLCK

   1、設(shè)置LOCK TIME

   

   設(shè)置lock time是分別設(shè)置上面的APLL、MPLL、EPLL_LOCK的值。他們已經(jīng)有了默認的值：0x0000_FFFF。對于默認值。當我們沒有更好的方案。就默認。不去設(shè)置。

9. 設(shè)置分頻系數(shù)：

   

   

   上面是四個CLK的計算公式：

   ARMCLK=APLLOUT/(DIVARM+1)=533/(0+1)=533MHZ

   HCLKx2=MPLLOUT/(DIVhclkx2+1)=533/(1+1)=266MHZ

   HCLK=HCLKx2/(DIVhclk+1)=266/(1+1)=133MHZ

   PCLK=HCLKx2/(DIVpclk+1)=266/(3+1)=66MHZ

    

   上面就是四個時鐘的產(chǎn)生的過程。

   但是上面的那些因素的取值是：

   

   這里我們參考uboot的設(shè)置：

   

   

   ARMCLK=APLLOUT/(DIVARM+1)=533/(0+1)=533MHZ

   HCLKx2=MPLLOUT/(DIVhclkx2+1)=533/(1+1)=266MHZ

   HCLK=HCLKx2/(DIVhclk+1)=266/(1+1)=133MHZ

   PCLK=HCLKx2/(DIVpclk+1)=266/(3+1)=66MHZ

   算好了值：接下來就是設(shè)置寄存器了。前面講到的分頻因子都是通過寄存器CLK_DIV0來定義的。

    

   

   設(shè)置分頻系數(shù)：

   

10. 設(shè)置處理器，工作在異步模式：

    我們在前面知道，要讓cpu工作在異步模式，我們是去設(shè)置我們的cp15.但是在我們的6410中，存在一個寄存器，可以設(shè)置cpu工作在異步模式：

    

    第7位就是設(shè)置同步或異步模式的，設(shè)置為0，就是異步模式：

    

    從上面知道，我們把第六位也設(shè)置為了0，這是因為：

    

    我們從上圖知道OTHERS[6]=0的時候，才是使用MPLL，所以，我們把6,7都設(shè)置為0.

11. 設(shè)置FCLK：

    設(shè)置FCLK的頻率，實際上就是等于設(shè)置我們的APLL和MPLL的輸出頻率：

    

    上面有公式和參考值。我們的是12MHz，533MHz。

    通過MPLL和APLL兩個寄存器來設(shè)置：

    

    

    

    最后設(shè)置我們的時鐘的源是來之APLL和MPLL，就是對應(yīng)的位是1，才是使用該源設(shè)置：

    

     

    

    

    我們是要通過MPLL和APLL和EPLL的源來設(shè)置時鐘的?？墒窍到y(tǒng)上電的時候，對應(yīng)的位是0 的。所以我們需要把他設(shè)置為1.

     

     

    最后的代碼：