2025年7月17日，在“第五屆RISC-V中國(guó)峰會(huì)”EDA分論壇上，西門(mén)子EDA客戶技術(shù)經(jīng)理李一凡介紹了Tessent UltraSight-V——一個(gè)端到端的解決方案，為基于RISC-V 的系統(tǒng)提供高效的調(diào)試和追蹤功能。

SoC調(diào)試的必要性與挑戰(zhàn)

隨著SoC技術(shù)的快速發(fā)展，其設(shè)計(jì)和軟件的復(fù)雜性顯著增加。這種復(fù)雜性導(dǎo)致了調(diào)試和軟件優(yōu)化所需投入的人力與時(shí)間成本急劇上升，使得當(dāng)前的調(diào)試過(guò)程變得異常昂貴。因此，提升調(diào)試的生產(chǎn)力成為了一個(gè)至關(guān)重要的問(wèn)題。這一需求尤其適用于多核、異構(gòu)的RISC-V SoC設(shè)計(jì)。

軟件開(kāi)發(fā)變得越來(lái)越困難，這不僅僅體現(xiàn)在代碼行數(shù)的增加，更在于硬件上運(yùn)行軟件時(shí)的復(fù)雜交互?，F(xiàn)代系統(tǒng)行為的高度復(fù)雜性使得調(diào)試變得極其困難，例如 “Heisenbugs”（一種因觀測(cè)行為而改變自身行為的缺陷）和異常（Anomaly）難以發(fā)現(xiàn)，更不用說(shuō)重現(xiàn)它們。

此外，“Silent data corruption”（靜默數(shù)據(jù)損壞）造成的危害也很大。為了解決這些問(wèn)題，業(yè)界需要一套完整的 片上可見(jiàn)性方案，以便了解整個(gè)系統(tǒng)的復(fù)雜行為，并通過(guò)高效的方式進(jìn)行觀測(cè)、調(diào)試、迭代和最終的擴(kuò)展。

自建解決方案的挑戰(zhàn)

然而，RISC-V SoC架構(gòu)師在自行構(gòu)建高性價(jià)比解決方案時(shí)往往面臨兩個(gè)主要挑戰(zhàn)：一是構(gòu)建靈活且模塊化的架構(gòu)，以滿足嚴(yán)格的功耗、性能和面積（PPA）及驗(yàn)證要求；二是開(kāi)發(fā)易于使用的軟件工具，以便在芯片流片后迅速開(kāi)展高效調(diào)試。

李一凡表示，構(gòu)建一個(gè)模塊化的RISC-V SoC調(diào)試子系統(tǒng) 需要在硬件和軟件層面進(jìn)行周密考慮。在硬件方面，核心要素是一個(gè)運(yùn)行控制模塊，它能夠暫停和恢復(fù)處理器，從而了解處理器的工作狀態(tài)。同時(shí)，在處理器正常工作時(shí)，還需要能夠?qū)ο到y(tǒng)進(jìn)行追蹤并抓取數(shù)據(jù)。

接下來(lái)，需要建立一條數(shù)據(jù)通路，將SoC連接到片外的主機(jī)進(jìn)行數(shù)據(jù)抓取。主機(jī)則需要提供相應(yīng)的接口和軟件，用于配置調(diào)試IP并分析抓取的數(shù)據(jù)。

最后，對(duì)于用戶而言，一個(gè)友好且能夠兼容第三方IP的工作環(huán)境至關(guān)重要。

許多公司在考慮是否自行開(kāi)發(fā)這些調(diào)試系統(tǒng)時(shí)，往往會(huì)面臨巨大的成本和時(shí)間投入，尤其是在驗(yàn)證新開(kāi)發(fā)的IP方面。研究表明，在ASIC項(xiàng)目中，一半的時(shí)間都花費(fèi)在驗(yàn)證上。那些收斂時(shí)間短的項(xiàng)目通常復(fù)用了之前經(jīng)過(guò)充分驗(yàn)證的IP，而那些在驗(yàn)證上耗時(shí)較長(zhǎng)的項(xiàng)目，則往往是因?yàn)橐肓颂嗍状问褂玫男翴P。這正是強(qiáng)調(diào)由專業(yè)工具提供專業(yè)服務(wù)顯得尤為重要的原因。

Ultra Sight-V解決方案

為此，西門(mén)子EDA推出了Tessent UltraSight-V解決方案。Ultra Sight-V的核心優(yōu)勢(shì)在于其已被先進(jìn)工藝節(jié)點(diǎn)驗(yàn)證的IP，并可在系統(tǒng)中進(jìn)行擴(kuò)展。它可以顯著減少調(diào)試延遲，并加快基于RISC-V的SoC項(xiàng)目的上市時(shí)間。

在接口方面，對(duì)于數(shù)據(jù)中心的應(yīng)用，通過(guò)PCIe接口訪問(wèn)調(diào)試硬件至關(guān)重要。軟件層面，Ultra Sight-V提供了一個(gè)基于API的實(shí)現(xiàn)，能夠以相同的方式訪問(wèn)系統(tǒng)中所有的調(diào)試模塊。用戶界面方面，用戶可以繼續(xù)使用他們所熟悉的環(huán)境，包括GDB和VS Code，同時(shí)也支持沿用第三方的軟件。

Ultra Sight-V硬核調(diào)試IP對(duì)于傳統(tǒng)的運(yùn)行控制（Control）模式 提供了強(qiáng)大的支持。它還具有高效的壓縮能力，完全支持RISC-V指令集中的必要功能和可擴(kuò)展功能。

測(cè)試結(jié)果顯示，當(dāng)開(kāi)啟可擴(kuò)展功能時(shí)，壓縮率平均提高了40%。更重要的是，Ultra Sight-V的壓縮率在當(dāng)前市場(chǎng)上的各種追蹤方案中處于領(lǐng)先地位。高壓縮率意味著在相同的存儲(chǔ)空間和帶寬條件下，可以追溯到更長(zhǎng)時(shí)間之前發(fā)生的錯(cuò)誤。此外，在時(shí)間長(zhǎng)度固定的情況下，使用E Trace能夠顯著減少所需的帶寬。

為了提供完整的E Trace功能，Ultra Sight-V 不僅包含其核心模塊，還提供了DMA（直接內(nèi)存訪問(wèn)）、Static Instrumentation（靜態(tài)插樁）和 Virtual Console（虛擬控制臺(tái)） 等功能，這些都能夠?qū)崿F(xiàn)高效的數(shù)據(jù)傳輸。

此外，Ultra Sight-V還提供了UVM Verification IPs，用于驗(yàn)證各個(gè)組件與SoC之間的連接，并提供一套完整的調(diào)試支持。

用戶體驗(yàn)和未來(lái)展望

對(duì)于最終用戶而言，Ultra Sight-V 提供對(duì)常用開(kāi)源工具的無(wú)縫支持，包括VS Code 和GDB。通過(guò)USB接口即可進(jìn)行調(diào)試。更重要的是，Ultra Sight-V支持?jǐn)U展，允許客戶添加庫(kù)文件以解析RISC-V自定義指令。

對(duì)于嵌入式軟件工程師來(lái)說(shuō)，Ultra Sight-V能夠顯著提升代碼調(diào)試效率，例如將代碼性能分析的周期大幅縮短，并且其解決方案可以支持多個(gè)CPU同時(shí)檢測(cè)。

展望未來(lái)，西門(mén)子EDA 的Ultra Sight-V不僅僅局限于單片SoC，還能夠進(jìn)一步擴(kuò)展到 Multi-Die 設(shè)計(jì)。除了協(xié)議轉(zhuǎn)化功能，Ultra Sight-V 還可以連接到更復(fù)雜的系統(tǒng)，進(jìn)行數(shù)據(jù)分析和處理。

西門(mén)子EDA 在調(diào)試領(lǐng)域有著明確的布局：首先是代碼級(jí)調(diào)試（Code Debug），然后是 SoC級(jí)調(diào)試，未來(lái)還將擴(kuò)展到芯片間和系統(tǒng)間的復(fù)雜Bug調(diào)試。