簡介：開漏輸出：OC門的輸出就是開漏輸出；OD門的輸出也是開漏輸出。TTL電路有集電極開路OC門，MOS管也有和集電極對應的漏極開路的OD門，它的輸出就叫做開漏輸出。它可以吸收很大的電流，但是不能向外輸出電流。所以，為了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。

OC門開漏輸出和OD門開漏輸出都是為了同一個目的，都是為了實現(xiàn)邏輯器件的線與邏輯，當然選用不同的外接電阻也可以實現(xiàn)外圍驅動能力的增加。當你應用此電路的時候，要注意應用時要加上拉電阻接電源，這樣才能保證邏輯的正確，在電阻上要根據(jù)邏輯器件的扇入扇出系數(shù)來確定，但一般mos電路帶載同樣的mos電路能力比較強，所以電阻通?？梢赃x擇2.2k，4.9k這樣一些常用的。

推挽輸出與開漏輸出的區(qū)別

推挽輸出:可以輸出高,低電平,連接數(shù)字器件;開漏輸出:輸出端相當于三極管的集電極. 要得到高電平狀態(tài)需要上拉電阻才行. 適合于做電流型的驅動,其吸收電流的能力相對強(一般20ma以內(nèi)).

推挽結構一般是指兩個三極管分別受兩互補信號的控制,總是在一個三極管導通的時候另一個截止.

要實現(xiàn) 線與需要用OC(open collector)門電路.是兩個參數(shù)相同的三極管或MOSFET,以推挽方式存在于電路中,各負責正負半周的波形放大任務,電路工作時，兩只對稱的功率開關管每次只有一個導通，所以導通損耗小,效率高。輸出既可以向負載灌電流，也可以從負載抽取電流。

所謂開漏電路概念中提到的“漏”就是指MOSFET的漏極。同理，開集電路中的“集”就是指三極管的集電極。開漏電路就是指以MOSFET的漏極為輸出的電路。一般的用法是會在漏極外部的電路添加上拉電阻。完整的開漏電路應該由開漏器件和開漏上拉電阻組成。

組成開漏形式的電路有以下幾個特點：

1. 利用 外部電路的驅動能力，減少IC內(nèi)部的驅動。當IC內(nèi)部MOSFET導通時，驅動電流是從外部的VCC流經(jīng)R pull-up ，MOSFET到GND。IC內(nèi)部僅需很下的柵極驅動電流。如圖1。

2. 可以將多個開漏輸出的Pin，連接到一條線上。形成 “與邏輯” 關系。如圖1，當PIN_A、PIN_B、PIN_C任意一個變低后，開漏線上的邏輯就為0了。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。

3. 可以利用改變上拉電源的電壓，改變傳輸電平。如圖2, IC的邏輯電平由電源Vcc1決定，而輸出高電平則由Vcc2決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。

4. 開漏Pin不連接外部的上拉電阻，則只能輸出低電平(因此對于經(jīng)典的51單片機的P0口而言，要想做輸入輸出功能必須加外部上拉電阻，否則無法輸出高電平邏輯)。

5. 標準的開漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力。

應用中需注意：

1.開漏和開集的原理類似，在許多應用中我們利用開集電路代替開漏電路。例如，某輸入Pin要求由開漏電路驅動。則我們常見的驅動方式是利用一個三極管組成開集電路來驅動它，即方便又節(jié)省成本。如圖3。

2.上拉電阻R pull-up的 阻值 決定了 邏輯電平轉換的沿的速度。阻值越大，速度越低功耗越小。反之亦然。

Push-Pull輸出就是一般所說的推挽輸出，在CMOS電路里面應該較CMOS輸出更合適，應為在CMOS里面的push－pull輸出能力不可能做得雙極那么大。輸出能力看IC內(nèi)部輸出極N管P管的面積。和開漏輸出相比，push－pull的高低電平由IC的電源低定，不能簡單的做邏輯操作等。push－pull是現(xiàn)在CMOS電路里面用得最多的輸出級設計方式。

at91rm9200 GPIO 模擬I2C接口時注意??！

一.什么是OC、OD

集電極開路門(集電極開路 OC 或源極開路OD)

open-drain是漏極開路輸出的意思，相當于集電極開路(open-collector)輸出，即ttl中的集電極開路（oc）輸出。一般用于線或、線與，也有的用于電流驅動。

open-drain是對mos管而言，open-collector是對雙極型管而言，在用法上沒啥區(qū)別。

開漏形式的電路有以下幾個特點：

1.利用外部電路的驅動能力，減少IC內(nèi)部的驅動。 或驅動比芯片電源電壓高的負載.

2.可以將多個開漏輸出的Pin，連接到一條線上。通過一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關系。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。如果作為圖騰輸出必須接上拉電阻。接容性負載時，下降延是芯片內(nèi)的晶體管，是有源驅動，速度較快；上升延是無源的外接電阻，速度慢。如果要求速度高電阻選擇要小，功耗會大。所以負載電阻的選擇要兼顧功耗和速度。

3.可以利用改變上拉電源的電壓，改變傳輸電平。例如加上上拉電阻就可以提供TTL/CMOS電平輸出等。

4.開漏Pin不連接外部的上拉電阻，則只能輸出低電平。一般來說，開漏是用來連接不同電平的器件，匹配電平用的。

5.正常的CMOS輸出級是上、下兩個管子，把上面的管子去掉就是OPEN-DRAIN了。這種輸出的主要目的有兩個：電平轉換和線與。

6.由于漏級開路，所以后級電路必須接一上拉電阻，上拉電阻的電源電壓就可以決定輸出電平。這樣你就可以進行任意電平的轉換了。

7.線與功能主要用于有多個電路對同一信號進行拉低操作的場合，如果本電路不想拉低，就輸出高電平，因為OPEN-DRAIN上面的管子被拿掉，高電平是靠外接的上拉電阻實現(xiàn)的。（而正常的CMOS輸出級，如果出現(xiàn)一個輸出為高另外一個為低時，等于電源短路。）

8.OPEN-DRAIN提供了靈活的輸出方式，但是也有其弱點，就是帶來上升沿的延時。因為上升沿是通過外接上拉無源電阻對負載充電，所以當電阻選擇小時延時就小，但功耗大；反之延時大功耗小。所以如果對延時有要求，則建議用下降沿輸出。

二.什么是線或邏輯與線與邏輯？

在一個結點(線)上, 連接一個上拉電阻到電源 VCC 或 VDD 和 n 個 NPN 或 NMOS 晶體管的集電極 C 或漏極 D, 這些晶體管的發(fā)射極 E 或源極 S 都接到地線上, 只要有一個晶體管飽和, 這個結點(線)就被拉到地線電平上.

因為這些晶體管的基極注入電流(NPN)或柵極加上高電平(NMOS), 晶體管就會飽和, 所以這些基極或柵極對這個結點(線)的關系是或非 NOR 邏輯. 如果這個結點后面加一個反相器, 就是或 OR 邏輯.

注：個人理解：線與，接上拉電阻至電源。(~A)&(~B)=~(A+B)，由公式較容易理解線與此概念的由來；如果用下拉電阻和 PNP 或 PMOS 管就可以構成與非 NAND 邏輯, 或用負邏輯關系轉換與/或邏輯.

注：線或，接下拉電阻至地。(~A)+(~B)=~(AB);

這些晶體管常常是一些邏輯電路的集電極開路 OC 或源極開路 OD 輸出端. 這種邏輯通常稱為線與/線或邏輯, 當你看到一些芯片的 OC 或 OD 輸出端連在一起, 而有一個上拉電阻時, 這就是線或/線與了, 但有時上拉電阻做在芯片的輸入端內(nèi).順便提示如果不是 OC 或 OD 芯片的輸出端是不可以連在一起的, 總線 BUS 上的雙向輸出端連在一起是有管理的, 同時只能有一個作輸出, 而其他是高阻態(tài)只能輸入.

三.什么是推挽結構

一般是指兩個三極管分別受兩互補信號的控制,總是在一個三極管導通的時候另一個截止.要實現(xiàn)線與需要用OC(open collector)門電路 .如果輸出級的有兩個三極管，始終處于一個導通、一個截止的狀態(tài)，也就是兩個三級管推挽相連，這樣的電路結構稱為推拉式電路或圖騰柱（Totem-pole）輸出電路（可惜，圖無法貼上）。當輸出低電平時，也就是下級負載門輸入低電平時，輸出端的電流將是下級門灌入T4；當輸出高電平時，也就是下級負載門輸入高電平時，輸出端的電流將是下級門從本級電源經(jīng) T3、D1 拉出。這樣一來，輸出高低電平時，T3 一路和 T4 一路將交替工作，從而減低了功耗，提高了每個管的承受能力。又由于不論走哪一路，管子導通電阻都很小，使RC常數(shù)很小，轉變速度很快。因此，推拉式輸出級既提高電路的負載能力，又提高開關速度。供你參考。

推挽電路是兩個參數(shù)相同的三極管或MOSFET,以推挽方式存在于電路中,各負責正負半周的波形放大任務,電路工作時，兩只對稱的功率開關管每次只有一個導通，所以導通損耗小效率高。

輸出既可以向負載灌電流，也可以從負載抽取電流