今日，國內(nèi)EDA技術(shù)領(lǐng)軍企業(yè)芯華章與全球集成電路驗證技術(shù)先鋒啄木鳥半導(dǎo)體宣布達(dá)成獨家戰(zhàn)略合作伙伴關(guān)系。雙方?jīng)Q定共同推進(jìn)EDA在芯片驗證與測試領(lǐng)域的技術(shù)合作，致力于為高可靠性處理器芯片，如基于RISC-V的車規(guī)芯片，提供完整、完備的驗證與測試方案。

合作后，雙方將打造完整的驗證與測試，調(diào)試與診斷的技術(shù)閉環(huán)，為復(fù)雜的系統(tǒng)芯片提供從設(shè)計、驗證到測試全鏈條的技術(shù)保障。

達(dá)摩院RISC-V與生態(tài)驗證負(fù)責(zé)人梁中書表示：

“啄木鳥半導(dǎo)體開發(fā)了業(yè)界第一款基于QED技術(shù)、專注于RISC-V CPU全自動驗證的解決方案，我們非常高興看到啄木鳥和芯華章的深度合作。希望透過結(jié)合芯華章的驗證平臺，提供更易用、更完備與高性能的完整RISC-V 驗證解決方案，進(jìn)一步推動RISC-V的發(fā)展?！?p>

當(dāng)前，芯片驗證已經(jīng)不僅僅用于硅前，同步提升硅后驗證的質(zhì)量和有效性，可以為任何集成電路公司帶來成本和時間上的競爭優(yōu)勢。

啄木鳥半導(dǎo)體的硅前和硅后驗證工具以一種系統(tǒng)性和可擴展的方式，用以提升芯片驗證及測試的生產(chǎn)力和質(zhì)量，且無需額外的專業(yè)知識或工程資源，不需要IC設(shè)計實施流程或驗證環(huán)境進(jìn)行更改。通過自動轉(zhuǎn)換現(xiàn)有的驗證測試代碼，可以顯著增加覆蓋范圍，且錯誤變得更容易解決。

芯華章自成立以來，堅定不移地深耕數(shù)字驗證領(lǐng)域，基于統(tǒng)一底層架構(gòu)和數(shù)據(jù)庫，成功研發(fā)出十余款自主驗證工具及行業(yè)解決方案。這些工具和方案涵蓋了邏輯仿真、靜態(tài)與形式驗證、智能場景驗證、硬件仿真、硬件原型與系統(tǒng)調(diào)試等完整的全流程數(shù)字驗證領(lǐng)域，并已擁有超過180件自主專利申請。

雙方合作將基于啄木鳥QED（Quick Error Detection）方法學(xué)Acuity Formal，Acuity Compiler，Acuity Optimize等系列產(chǎn)品與芯華章全流程 EDA 驗證平臺的深度融合。QED驗證方法學(xué)源自大規(guī)模并行計算系統(tǒng)，致力于自動、快速、準(zhǔn)確、完備地檢測出設(shè)計中的錯誤。這種方法結(jié)合了先進(jìn)算法等多項前沿技術(shù)，能夠迅速定位到復(fù)雜處理器設(shè)計中的問題，大大提高驗證的效率和精確性，為整個芯片設(shè)計流程賦予高效和安全性。

啄木鳥半導(dǎo)體的Acuity Optimize產(chǎn)品與芯華章GalaxFV形式化驗證產(chǎn)品具備巨大的合作潛力。針對客戶的處理器設(shè)計，形式化完備的驗證方式能夠自動發(fā)現(xiàn)問題并確定原因和位置，在產(chǎn)品上市前捕捉到錯誤。更進(jìn)一步，芯華章系統(tǒng)化的FusionVerify驗證平臺從架構(gòu)、算法、數(shù)據(jù)、界面等融合了多種EDA驗證工具，為啄木鳥半導(dǎo)體的處理器驗證包提供高性能EDA計算的核心平臺。

二者從接口、模型、云計算流程等多個方面的深度融合，共同構(gòu)成了完整的處理器芯片自動化垂直驗證方案。

啄木鳥半導(dǎo)體CEO陳志偉表示：

“這次合作不僅僅是兩家公司技術(shù)的結(jié)合，更是業(yè)界領(lǐng)先的技術(shù)和思維的融合。我們深信，雙方在各自領(lǐng)域的領(lǐng)先競爭優(yōu)勢及互補性，將轉(zhuǎn)化為這次獨家合作的牢固基石，我們將一起為客戶帶來前所未有的驗證與測試體驗?！?p>

芯華章科技董事長兼CEO王禮賓表示：

“芯華章與啄木鳥半導(dǎo)體的全面合作是一個天時地利人和的絕佳契機。結(jié)合兩家公司的技術(shù)和產(chǎn)品，我們相信這次合作將為客戶帶來更為完善、更為高效的驗證與測試垂直解決方案，進(jìn)一步加速高可靠性RISC-V SOC芯片在各領(lǐng)域的全面產(chǎn)業(yè)化進(jìn)程?！?