炎夏將至萬物長，日光明媚且張揚(yáng)。值此盛夏時(shí)節(jié)，中國IC設(shè)計(jì)圈的技術(shù)盛宴CadenceLIVE China 2022現(xiàn)已開放注冊(cè)。 今年的CadenceLIVE China 為線上虛擬盛會(huì)，將由60余位行業(yè)和技術(shù)專家進(jìn)行直播分享，數(shù)十余家產(chǎn)業(yè)鏈合作伙伴的虛擬展臺(tái)展示最新技術(shù)與產(chǎn)品，無拘于空間地點(diǎn)的限制，您可隨時(shí)接入，暢享此技術(shù)盛宴！
會(huì)議將集聚Cadence的技術(shù)用戶、開發(fā)者與業(yè)界專家，涵蓋最完整的先進(jìn)技術(shù)交流平臺(tái)，從IP/SoC設(shè)計(jì)、驗(yàn)證仿真、系統(tǒng)分析及多物理場(chǎng)仿真、計(jì)算流體力學(xué)，到封裝和板級(jí)設(shè)計(jì)的全流程的技術(shù)分享,以及針對(duì)自動(dòng)駕駛、人工智能、網(wǎng)絡(luò)和5G/6G、云服務(wù)等創(chuàng)新應(yīng)用的客戶案例分享。您也將有機(jī)會(huì)和開發(fā)Cadence工具和IP的技術(shù)專家們進(jìn)行對(duì)話。與此同時(shí)，還有豐富禮品等您來贏。
新的故事總會(huì)在盛夏開始序曲，新的靈感也極有可能于技術(shù)交流中迸發(fā)。不妨注冊(cè)報(bào)名本次大會(huì)，我們期待新的故事與靈感，也期待與您在CadenceLIVE China 2022中國線上用戶大會(huì)的相遇。
一年一度的Cadence全球巡回用戶大會(huì)
中國IC設(shè)計(jì)工程師最大的技術(shù)方案分享會(huì)
數(shù)十家產(chǎn)業(yè)鏈合作伙伴的展位技術(shù)展示
60余位來自不同IC公司的工程師實(shí)際案例分享
涵蓋最完整的先進(jìn)技術(shù)交流平臺(tái)
IC設(shè)計(jì)工程師自己的舞臺(tái)！
CadenceLIVE China 2022，期待您的到來！
CadenceLIVE China 2022中國線上用戶大會(huì)時(shí)間：
8月30日 09:30-17:30
溫馨提示：注冊(cè)成功并通過審核（務(wù)必使用公司郵箱注冊(cè)，且為電子行業(yè)工程師）且直播當(dāng)天準(zhǔn)時(shí)參會(huì)的用戶可獲得EEWorld的神秘禮物(100%有禮)。臨時(shí)報(bào)名將無法觀看直播。
Cadence公司副總裁，中國區(qū)總經(jīng)理
汪曉煜先生任Cadence副總裁，中國區(qū)總經(jīng)理，全面負(fù)責(zé)Cadence公司在中國區(qū)總體業(yè)務(wù)戰(zhàn)略規(guī)劃、銷售運(yùn)營，領(lǐng)導(dǎo)本地業(yè)務(wù)團(tuán)隊(duì)支持中國行業(yè)客戶與產(chǎn)業(yè)發(fā)展。
汪曉煜自2008年加入Cadence公司，先后任職Cadence中國區(qū)銷售總監(jiān)、副總經(jīng)理等高級(jí)管理職位，在業(yè)務(wù)戰(zhàn)略規(guī)劃、行業(yè)研究、產(chǎn)學(xué)研合作等方面均獲得顯著成績，他的多元化經(jīng)驗(yàn)、卓越的領(lǐng)導(dǎo)能力和運(yùn)營業(yè)績備受認(rèn)可。
汪曉煜曾在Cadence公司負(fù)責(zé)中國區(qū)制造業(yè)、華東區(qū)業(yè)務(wù)的發(fā)展和客戶支持，及中國產(chǎn)業(yè)客戶的業(yè)務(wù)發(fā)展和管理，致力于建立和政府、制造業(yè)、設(shè)計(jì)公司、設(shè)計(jì)服務(wù)公司以及系統(tǒng)公司之間的緊密合作，為中國產(chǎn)業(yè)客戶提供先進(jìn)的產(chǎn)品解決方案和優(yōu)質(zhì)高效的專業(yè)技術(shù)服務(wù)，助力中國半導(dǎo)體的進(jìn)一步發(fā)展。
汪曉煜在半導(dǎo)體和EDA行業(yè)擁有25年的豐富經(jīng)驗(yàn)，在加入Cadence之前先后供職于華東光電集成器件研究所、國家集成電路上海產(chǎn)業(yè)化基地、新進(jìn)半導(dǎo)體等公司和單位。
Cadence公司總裁及首席執(zhí)行官
Anirudh Devgan博士，自2021年12月起任職Cadence公司總裁及首席執(zhí)行官，并于2021年8月起成為董事會(huì)成員。他于 2017 年至 2021 年間任職公司總裁，負(fù)責(zé)所有業(yè)務(wù)集團(tuán)、研發(fā)、銷售、現(xiàn)場(chǎng)工程支持和客戶支持、戰(zhàn)略、營銷、并購、業(yè)務(wù)發(fā)展和 IT。在擔(dān)任總裁之前，他是 Cadence 的執(zhí)行副總裁兼數(shù)字與簽核團(tuán)隊(duì)，以及系統(tǒng)驗(yàn)證團(tuán)隊(duì)的總經(jīng)理。
在 2012 年加入 Cadence 之前，Devgan 博士曾擔(dān)任Magma設(shè)計(jì)自動(dòng)化公司定制模擬設(shè)計(jì)業(yè)務(wù)部的總經(jīng)理兼公司副總裁。 再之前也擔(dān)任過 IBM 的管理和技術(shù)職位，獲得了包括 IBM 杰出創(chuàng)新獎(jiǎng)在內(nèi)的眾多獎(jiǎng)項(xiàng)。 Devgan 博士是 IEEE 院士，撰寫了大量研究論文，并擁有多項(xiàng)專利。
Devgan擁有德里印度理工學(xué)院的電子工程學(xué)士學(xué)位，以及卡耐基梅隆大學(xué)電子和計(jì)算工程的碩士及博士學(xué)位。
英特爾研究院副總裁、英特爾中國研究院院長
宋繼強(qiáng)博士現(xiàn)任英特爾研究院副總裁、英特爾中國研究院院長。他帶領(lǐng)的英特爾中國研究院團(tuán)隊(duì)提供了一系列有影響力的研究成果，直接支持和推動(dòng)英特爾在人工智能，5G，智能自主系統(tǒng)和機(jī)器人技術(shù)領(lǐng)域的增長。英特爾中國研究院的研究成果成功轉(zhuǎn)化至英特爾各事業(yè)部，在專利、參考平臺(tái)設(shè)計(jì)和行業(yè)標(biāo)準(zhǔn)方面亦有豐碩成績。
宋繼強(qiáng)于2008年加入英特爾，時(shí)任清華大學(xué)-英特爾先進(jìn)移動(dòng)計(jì)算中心應(yīng)用研發(fā)總監(jiān)，是創(chuàng)造英特爾Edison產(chǎn)品原型的核心成員。該產(chǎn)品作為英特爾面向創(chuàng)客社區(qū)的創(chuàng)新產(chǎn)品于2014年國際消費(fèi)類電子產(chǎn)品展覽會(huì)（CES）上展示。目前，他帶領(lǐng)英特爾中國研究院研發(fā)團(tuán)隊(duì)致力于基于自主智能邊緣的算法，系統(tǒng)和硬件平臺(tái)的研究。
宋繼強(qiáng)擁有計(jì)算機(jī)專業(yè)博士學(xué)位。
在加入英特爾之前，他歷任香港中文大學(xué)博士后研究員，香港應(yīng)用科技研究院首席工程師，北京簡(jiǎn)約納電子有限公司研發(fā)總監(jiān)。宋繼強(qiáng)是IEEE的高級(jí)會(huì)員，中國計(jì)算機(jī)學(xué)會(huì)（CCF）杰出會(huì)員，他在國際期刊和會(huì)議上發(fā)表了40余篇學(xué)術(shù)論文，并擁有30多項(xiàng)專利。宋繼強(qiáng)在中國學(xué)術(shù)界和產(chǎn)業(yè)界享有很高的聲譽(yù)，是中國自動(dòng)化學(xué)會(huì)（CAA）和中國計(jì)算機(jī)學(xué)會(huì)（CCF）委員會(huì)委員。他是英特爾中國首席技術(shù)發(fā)言人，也是英特爾中國首席工程師社區(qū)的顧問。
華登國際 董事總經(jīng)理
黃慶博士現(xiàn)任華登國際董事總經(jīng)理。半導(dǎo)體行業(yè)從事技術(shù)、管理和商務(wù)工作超過 15 年，從事半導(dǎo)體投資超過 16 年，擁有豐富的企業(yè)運(yùn)營和投資經(jīng)驗(yàn)。曾在 IBM 和 ChromaticResearch 工作多年。其后創(chuàng)立了網(wǎng)絡(luò)芯片公司 Silicon Access Networks。
黃慶博士主導(dǎo)投資的公司包括兆易創(chuàng)新（SH.603986）、矽力杰（TW.6415）、大疆創(chuàng)新、盛美半導(dǎo)體（NASDAQ：ACMR）、兆日科技（SZ.300333）、深圳國微技術(shù)（HK.2239）、晶晨半導(dǎo)體（SH.688099）、 思瑞浦（SH.688536）、芯原股份（SH.688521）、蘇州敏芯(SH.688286)、格科微、翱捷科技 ASR、大連佳峰、加特蘭 Calterah、南京魔迪、廣東大普、籮箕、Rokid 等。
黃慶博士曾在四川大學(xué)就讀物理學(xué)專業(yè)，后在加利福尼亞大學(xué)伯克萊分校獲得物理學(xué)學(xué)士學(xué)位和電子工程博士學(xué)位。
黃慶博士致力于中國半導(dǎo)體投資逾 16 年，是中國半導(dǎo)體行業(yè)協(xié)會(huì)集成電路設(shè)計(jì)分會(huì)的副理事長。曾獲硅谷最大華人團(tuán)體華源 2013年度最佳投資人，福布斯中國 2017 年度最佳創(chuàng)業(yè)投資人，中國風(fēng)險(xiǎn)投資年度大獎(jiǎng) CVCRI 2020 金投獎(jiǎng)，2021 投資界 100 China Investors Top 100。
NVIDIA公司資深總監(jiān)
鄭清源先生目前是英偉達(dá)（NVIDIA）公司中國區(qū)資深總監(jiān)。他于2001年在美國硅谷加入英偉達(dá)（NVIDIA）公司，并且，自2005年起，被公司派駐上海，幫助建立公司的上海研發(fā)中心。他領(lǐng)導(dǎo)的團(tuán)隊(duì)參與設(shè)計(jì)了英偉達(dá)（NVIDIA）公司2007年以來多個(gè)GPU和Tegra項(xiàng)目，始終采用業(yè)內(nèi)最先進(jìn)的制程，成功量產(chǎn)的產(chǎn)品廣泛應(yīng)用于人工智能，自動(dòng)駕駛，大數(shù)據(jù)計(jì)算中心，智能設(shè)備和游戲等方面。
在加入英偉達(dá)（NVIDIA）之前，鄭清源先生曾任職于Avant！，負(fù)責(zé)物理設(shè)計(jì)軟件的支持工作，擁有豐富的客戶支持經(jīng)驗(yàn)，和協(xié)助客戶開發(fā)設(shè)計(jì)流程的成功案例。
鄭清源先生于1990年和1993年在復(fù)旦大學(xué)分別獲得物理學(xué)學(xué)士和碩士學(xué)位，1997年在西雅圖的華盛頓大學(xué)獲得電子工程碩士學(xué)位，2012年在中歐國際工商管理學(xué)院獲得EMBA管理學(xué)學(xué)位。
更多演講嘉賓信息更新中...
13:00 - 13:30 CA01-基于Virtuoso SDR-DI流程實(shí)現(xiàn)先進(jìn)工藝中的高可靠性IC設(shè)計(jì)
13:30 – 14:00 一種加速大規(guī)模模擬和射頻IC后仿真的驗(yàn)證流程
14:00 – 14:30 Spectre FX對(duì)混合信號(hào)電路的快速仿真
14:30 - 15:00 Enhanced Virtuoso EM-IR Flow
15:00 - 15:30 Legato Application in ZTE Vehicle Analog IC Design
15:30 - 16:00 Improving GLOBALFOUNDRIES Ultra-scale MRAM Layout Design Efficiency with Cadence Virtuoso CLE
16:00 - 16:30 High-Efficient Simulation/Verification Flow with New Generation FastSpice-Spectre FX
16:30 - 17:00 Cadence Liberate Advanced Aging Characterization
17:00 - 17:30 幾種電路遷移方法的對(duì)比研究
13:00 - 13:30 Digital Full Flow Technology Delivering Best Power and Performance at 3nm and Below?
13:30 – 14:00 Using Conformal ECO for Functional ECO with Advanced Technology
14:00 – 14:30 從RTL到GDS的功耗優(yōu)化全流程
14:30 - 15:00 Chip-Centric IR Drop Co-Analysis for High-Performance Design with DLDO
15:00 - 15:30 Comparison between concurrent method and die model-based method in interposer PGV signoff
15:30 - 16:00 基于Librate+Tempus 的先進(jìn)老化時(shí)序分析方案
16:00 - 16:30 Spice Deck Generation and Simulation Flow for Silicon Fail Path Investigation
16:30 - 17:00 A Power Switch Design and Analysis Flow to Lower Rush Current in Low-Power Design
13:00 - 13:30 Cadence Cerebrus ML System to Silicon Deepdive and Innovation Vision
13:30 – 14:00 Using Cadence Cerebrus with Genus to Push PPA
14:00 – 14:30 High-Performance CPU Core Implementation with Cadence Full Flow and Machine Learning
14:30 - 15:00 Acceleration of Floorplan Tuning with Mixed Placer Flow
15:00 - 15:30 22FDX Low Dynamic Power Solution for Edge AI Computing Application
15:30 - 16:00 Clock Tree Optimization Flow For Chip-Top MCU with Complex Clock Structure
16:00 - 16:30 基于HITOC DK與3D-IC Integrity的3D-IC芯片物理設(shè)計(jì)
16:30 - 17:00 Deep Partition for PPA Optimization Based on Integrity 3D-IC
13:00 - 13:30 SPB Overview
13:30 – 14:00 2.5D Packaging Interposer Design Based on Cadence 3D-IC Platform
14:00 – 14:30 A Scalable Solution for a Multi-Function Boards Electronic System
14:30 - 15:00 Use Allegro EDM Solution Simplifies Library Management and Improves Design Productivity
15:00 - 15:30 Celsius在封裝產(chǎn)品熱仿真中的應(yīng)用
15:30 - 16:00 Overcoming Signal Integrity Challenges to Improve LPDDR5 DRAM Design Quality
16:00 - 16:30 112G高速數(shù)據(jù)鏈路通道設(shè)計(jì)和信號(hào)完整性仿真
16:30 - 17:00 IR Correlation Between Post-Silicon Measurement and Voltus-Sigrity 3D-IC Co-Simulation
13:00 - 13:30 Multiphysics Simulation Innovation
13:30 – 14:00 112G Cowos + Package Signal Integrity Co-Simulation
14:00 – 14:30 A Disruptive CFD Technology Applied to Automotive Simulations
14:30 - 15:00 基于電源CPM模型的全鏈路仿真及測(cè)試校準(zhǔn)流程
15:00 - 15:30 2.5D Interposer HBM2E Design SI/PI Simulation and Co-Analysis
15:30 - 16:00 GDDR6系統(tǒng)串?dāng)_優(yōu)化
16:00 - 16:30 LPDDR5 CA拓?fù)浞治?/p>
16:30 - 17:00 PKG Via Pattern tool在prelayout的應(yīng)用研究
13:00 - 13:30 保序模塊的Formal FPV驗(yàn)證
13:30 – 14:00 Shift Left Case-Study of Formal Verification using Assertion-based VIP for MHDMA Block
14:00 – 14:30 基于Indago進(jìn)行Debug仿真的實(shí)踐
14:30 - 15:00 PZ1 IP驗(yàn)證仿真的加速
15:00 - 15:30 Block-Level Hybrid Platform
15:30 - 16:00 基于vManager的大規(guī)模IC驗(yàn)證自動(dòng)化管理解決方案
13:00 - 13:30 Benefits of a Common Methodology For Emulation and Prototyping
13:30 – 14:00 PSS with Perspec System Verifier Used in Qualcomm SDC SoC DV Team advanced
14:00 – 14:30 基于Cadence CHIACE-LITE和自研BFM的多核SoC系統(tǒng)數(shù)據(jù)一致性驗(yàn)證
14:30 - 15:00 Accelerated Verification of GPU DP Display on the Z2 Platform
15:00 - 15:30 基于硬件加速器的RTL、SYSTEMC混合仿真與GEARSHIFT技術(shù)的實(shí)施
15:30 - 16:00 ASIC Power Analysis Full-Cover Flow Base on Palladium DPA2.0 and Xcelium PowerPlayback
13:00 - 13:30 Cadence Holistic Function Safety Flow for Automotive-Based on “Midas” Platform
13:30 – 14:00 Using Xcelium Apps do Fault Simulation
14:00 – 14:30 基于仿真平臺(tái)的系統(tǒng)驗(yàn)證
14:30 - 15:00 Accelerating Successful Designs with Cadence IP, from HPC, AI/ML to Auto/Mobile/Consumer Applications
15:00 - 15:30 IP Solutions Targeting a Broad Range From Sensing to On-Device AI for Automotive Market Needs
15:30 - 16:00 Arkamys Sound Stage Solution, A Successful Audio Product Ssing Hifi DSPs for Automotive Infotainment System
16:00 - 16:30 基于Cadence Tensilica DSP 平臺(tái)的SLAM產(chǎn)品化部署
日程以現(xiàn)場(chǎng)最終公布為準(zhǔn)
關(guān)于Cadence
Cadence 在計(jì)算軟件領(lǐng)域擁有超過 30 年的專業(yè)經(jīng)驗(yàn)，已成為當(dāng)今電子設(shè)計(jì)的領(lǐng)導(dǎo)者?；诠镜闹悄芟到y(tǒng)設(shè)計(jì)戰(zhàn)略， Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品，助力電子設(shè)計(jì)概念成為現(xiàn)實(shí)。Cadence 擁有世界上最具創(chuàng)新精神的企業(yè)客戶群， 他們向消費(fèi)電子、超大型計(jì)算機(jī)、5G 通訊、汽車、航空、工業(yè)和醫(yī)療等極具活力的應(yīng)用市場(chǎng)交付從芯片、電路板到系統(tǒng)的卓越電子產(chǎn)品。 Cadence 已連續(xù)八年名列美國《財(cái)富》雜志評(píng)選的 100 家最適合工作的公司。如需了解更多信息，請(qǐng)?jiān)L問公司網(wǎng)站 cadence.com.