更多內(nèi)容請(qǐng)?jiān)L問(wèn) 賽靈思中文官方網(wǎng)站。
Xilinx PlanAhead設(shè)計(jì)套件：邏輯版更新
2011-09-13 09:49:50 來(lái)源:EEWORLD設(shè)計(jì)套件：邏輯版Front-to-back FPGA 邏輯設(shè)計(jì)最新版本號(hào)：13.1最新版本的發(fā)布日期：2011年3月之前的版本：12.4最新補(bǔ)丁的下載地址：www.xilinx.com/cn/download
本次修訂亮點(diǎn)：
全新設(shè)計(jì)的PlanAhead?用戶界面和IP套件提高了SoC設(shè)計(jì)組全線產(chǎn)品的工作效率，并有助于向著真正的即插即用IP發(fā)展，即插即用IP的目標(biāo)對(duì)象是Spartan?-6、Virtex?-6 和7系FPGA，包括業(yè)界領(lǐng)先的兩百萬(wàn)邏輯單元的Virtex-7 2000T設(shè)備及其兩百萬(wàn)個(gè)邏
